



Ministerio de Cultura y Educación
Universidad Nacional de San Luis
Facultad de Ciencias Físico-Matemáticas y Naturales
Departamento: Física
Area: Area V: Electronica y Microprocesadores

(Programa del año 2008)
(Programa en trámite de aprobación)
(Presentado el 12/08/2008 13:14:07)

I - Oferta Académica

Materia	Carrera	Plan	Año	Período
DISEÑO DE SISTEMAS DIGITALES	ING. ELECTRONICA	005/05	3	2c
DISEÑO DE SISTEMAS DIGITALES	ING. ELECTRONICA	010/05	3	2c

II - Equipo Docente

Docente	Función	Cargo	Dedicación
DONDO GAZZANO, JULIO DANIEL	Prof. Responsable	P.ADJ EXC	40 Hs
VIVAS, ARIEL EDGARDO	Prof. Colaborador	P.ADJ SEM	20 Hs

III - Características del Curso

Credito Horario Semanal				
Teórico/Práctico	Teóricas	Prácticas de Aula	Práct. de lab/ camp/ Resid/ PIP, etc.	Total
Hs	30 Hs	Hs	60 Hs	6 Hs

Tipificación	Periodo
B - Teoria con prácticas de aula y laboratorio	2 Cuatrimestre

Duración			
Desde	Hasta	Cantidad de Semanas	Cantidad de Horas
11/08/2008	21/11/2008	15	90

IV - Fundamentación

La evolución de la tecnología microelectrónica ha sido tan rápida y profunda en las últimas décadas que ha posibilitado el que hoy se pueda diseñar circuitos integrados de elevada complejidad. Este hecho, unido a las demandas del mercado por reducir el tiempo y el costo de diseño, plantea retos importantes en el campo del diseño y de la simulación. Por eso esta actividad curricular es necesaria para la introducción de una metodología de diseño basada en la descripción del comportamiento de los circuitos mediante lenguaje de descripción de hardware, utilizando herramientas de síntesis y de simulación, e implementando estos diseños en dispositivos de Lógica Programable.

V - Objetivos

El objetivo del curso es que los alumnos, al terminarlo, conozcan una metodología de diseño basada en la descripción del comportamiento de los circuitos mediante lenguaje de descripción de hardware, puedan simular el comportamiento de su diseño e implementarlos en plaquetas de desarrollo. Para ello el alumno aprenderá el lenguaje VHDL, el uso de herramientas informáticas de diseño, simulación y síntesis de última generación, como así también conocerán las distintas arquitecturas y características de los Dispositivos Lógicos Programables.

VI - Contenidos

PROGRAMA ANALITICO

BOLILLA 1: Evolución del diseño electrónico. Los lenguajes de descripción de hardware. Porque VHDL. Uso de VHDL para síntesis y diseño. Metodologías de diseño.

BOLILLA 2: Introducción a la Lógica Programable. Dispositivos de Lógica Programable. PLD. CPLD. FPGA Características

principales. Arquitectura. Aplicaciones.

BOLILLA 3: Modelos de Hardware. Unidades básicas de diseño: Entidades, Arquitecturas, tipos de Arquitecturas, Comparando arquitecturas. Modelado para síntesis versus modelado para simulación. Múltiples drivers y Función Resolución. Identificadores, Objetos, Tipos de datos, Expresiones y operadores, atributos.

BOLILLA 4: Lógica Combinacional: Usando Establecidos (statements) concurrentes: Ecuaciones booleanas, Operadores Lógicos, With-select-when, when-else. Operadores relacionales, Operadores sobrecargados. Instanciación de componentes Lógica Combinacional usando establecidos (statements) secuenciales: Procesos. if-then-else. Case-when. Lógica sincrónica. Wait until statement. Funciones Flanco creciente y decreciente. Reset. Reset asincrono y preset. Buffer three-state. Señales bidireccionales. Loop. Registros no intencionales

BOLILLA 5: Repaso de máquinas de estado. Diseño de máquinas de estado usando vhd. Inicialización de máquinas de estado. Síntesis de máquinas de estados finitas. Utilización de recursos de área y velocidad. Consideraciones adicionales de diseño.

BOLILLA 6: Librerías, Paquetes y componentes reusables. Declaración de paquetes. Cuerpo de paquetes. Componentes. Construyendo una librería de componentes. Componentes genéricos y parametrizados.

BOLILLA 7: Funciones. Funciones de conversión de tipo. Usando funciones. Operadores sobrecargados. Funciones sobrecargadas. Funciones estándar. Funciones estándar vs. Funciones definidas por el usuario. Procedimientos.

BOLILLA 8: Síntesis e implementación de diseño. Guías generales de vhd para síntesis. Como inferir latches, flip flops y registros. Escribiendo VHDL para generar circuitos combinacionales. El proceso de síntesis.

BOLILLA 9: Optimizando Data-Paths: Sumadores. Sumadores con Ripple Carry. Sumadores Carry Lookahead. Comparadores de magnitudes. Contadores rápidos.

BOLILLA 10: Tecnología CMOS Características generales, Implementación de compuertas lógicas , tri-state Registros. Tecnología de fabricación de IC

VII - Plan de Trabajos Prácticos

T.P. N°1: Herramienta de Software.. Flujo de diseño

T.P. N°2: Introducción placa de desarrollo XS95

T.P. N°3: Diseño de lógica combinacional - Simulación e implementación

T.P. N°4: Diseño de lógica secuencial.Simulación e implementación

T.P. N°5: Maquinas de Estado. Simulación e implementación

T.P. N°6: Uso de packages y librerías. Simulación e implementación

T.P. N°7: Uso de Funciones y Procedimientos - Simulación e implementación

T.P. N°8: Uso de FPGA de Actel- Uso de EDA Tools de Actel

T.P. N°9: Desarrollo de proyecto final - Simulacion e Implementación en FPGA de Actel Corp.

VIII - Regimen de Aprobación

Para obtener la regularidad y poder rendir el examen final como alumno regular será necesario:

- Haber asistido al menos al 80% de las clases de trabajos prácticos.
- Haber aprobado el 100% de los trabajos prácticos.
- Haber aprobado la totalidad de los exámenes parciales.
- Para la aprobación de los trabajos prácticos será necesario, haber realizado satisfactoriamente a juicio del responsable del laboratorio, los practicos correspondientes
- Los alumnos tendrán derecho a una sola recuperación por práctico, pero no mas de tres en total.
- Los alumnos tendrán derecho a una recuperación de todos los exámenes parciales.
- En caso de no haber aprobado en ninguna de las dos instancias, solo uno de los exámenes parciales, los alumnos que trabajan

tendrán derecho a una recuperación extraordinaria para ese examen parcial.

Para obtener la promoción sin examen final será necesario:

- Haber asistido al menos al 80% de las clases de trabajos prácticos.
- Haber aprobado el 100% de los trabajos prácticos.
- Haber aprobado la totalidad de los exámenes parciales en alguna de las dos instancias con nota mayor de 7 (siete)
- Haber aprobado una evaluación integradora con nota mayor de 7 (siete)
- Para la aprobación de los trabajos prácticos será necesario, además de haberlos realizado satisfactoriamente a juicio del responsable del laboratorio, responder correctamente a las preguntas que sobre el tema de la práctica se les formule. antes o durante el práctico.
- Los alumnos tendrán derecho a una sola recuperación por práctico, pero no mas de tres en total.
- Los alumnos tendrán derecho a una recuperación de todos los exámenes parciales.

IX - Bibliografía Básica

[1] [1] [1] VHDL for Programmable Logic- Kevin Skahill- Addison-wesley

[2] [2] [2] Digital Design and Modeling with VHDL and Synthesis. K.C.Chang- IEEE

[3] [3] [3] VHDL- Lenguaje estándar de diseño electrónico. Terés, Torroja, Olcoz, Villar- McGrawHil

X - Bibliografía Complementaria

[1] [1] [1] FPGA and CPLD Architectures: A Tutorial Brown S, Rose J. IEEE Design & Test of Computer 1996

[2] [2] [2] Engineering Digital Design Second Edition, Revised RICHARD F. TINDER (Pag 82)

[3] [3] [3] CMOS IC LAYOUT Concepts, Methodologies, and Tools Dan Clein Chap I y II

XI - Resumen de Objetivos

El objetivo del curso es lograr una metodología para el diseño de circuitos integrados basado en la descripción del comportamiento del mismo, usando lenguajes de descripción de hardware. Para ello el alumno aprenderá a manejar herramientas informáticas de diseño de última generación, podrá simular el comportamiento de su diseño y además, podrá implementarlo utilizando plaquetas de desarrollo. El alumno aprenderá además los distintos pasos en la gestión de diseño y en el manejo de la documentación referente al mismo. Conocerán al final del curso distintos Dispositivos Lógicos Programables donde podrán implementar su diseño y ponerlo en funcionamiento.

XII - Resumen del Programa

Modelado de sistemas Digitales con lenguajes de descripción de hardware VHDL. Criterios de diseño de Sistemas Digitales, optimización en performance versus utilización de recursos. Herramientas de diseño electrónico automáticas (EDA) para el diseño, la simulación y síntesis de sistemas digitales. Implementación de sistemas digitales en Dispositivos Lógicos Programables como PLD, CPLD y FPGA.

XIII - Imprevistos

ELEVACIÓN y APROBACIÓN DE ESTE PROGRAMA	
	Profesor Responsable
Firma:	
Aclaración:	
Fecha:	